Interpretacja indywidualna z dnia 07.10.2020, sygn. 0115-KDIT1.4011.556.2020.2.JG, Dyrektor Krajowej Informacji Skarbowej, sygn. 0115-KDIT1.4011.556.2020.2.JG

Opodatkowanie dochodów z kwalifikowanych praw własności intelektualnej preferencyjną stawką podatkową.

Na podstawie art. 13 § 2a oraz art. 14b § 1 ustawy z dnia 29 sierpnia 1997 r. Ordynacja podatkowa (Dz. U. z 2020 r., poz. 1325 z późn. zm.) Dyrektor Krajowej Informacji Skarbowej stwierdza, że stanowisko Wnioskodawcy przedstawione we wniosku z dnia 29 czerwca 2020 r. (data wpływu 3 lipca 2020 r.), uzupełnionym w dniu 21 września 2020 r., o wydanie interpretacji przepisów prawa podatkowego dotyczącej podatku dochodowego od osób fizycznych w zakresie opodatkowania dochodów z kwalifikowanych praw własności intelektualnej preferencyjną stawką podatkową jest prawidłowe.

UZASADNIENIE

W dniu 3 lipca 2020 r. wpłynął do tutejszego organu ww. wniosek o wydanie interpretacji indywidualnej dotyczącej podatku dochodowego od osób fizycznych w zakresie opodatkowania dochodów z kwalifikowanych praw własności intelektualnej preferencyjną stawką podatkową, który został uzupełniony w dniu 21 września 2020 r.

We wniosku oraz jego uzupełnieniu przedstawiono następujący stan faktyczny i zdarzenie przyszłe.

Wnioskodawca od dnia 3 listopada 2014 r. prowadzi jednoosobową działalność gospodarczą zarejestrowaną w Centralnej Ewidencji i Informacji o Działalności Gospodarczej pod firmą (), której przedmiotem jest m.in. działalność związana z oprogramowaniem.

Wnioskodawca posiada na terytorium Rzeczypospolitej Polskiej nieograniczony obowiązek podatkowy w świetle art. 3 ust. 1 oraz ust. 1a ustawy z dnia 26 lipca 1991 r. o podatku dochodowym od osób fizycznych (dalej ustawa o PIT). Wnioskodawca rozlicza się na podstawie podatkowej księgi przychodów i rozchodów z zastosowaniem podatku liniowego.

W ramach prowadzonej przez Wnioskodawcę działalności gospodarczej od 2016 r. współpracuje on z () z siedzibą w () na podstawie zawartej umowy ramowej. Wnioskodawca zgodnie z ww. umową zajmuje się projektem analogowym oraz weryfikacją analogowego sygnału mieszanego układów NFC w układzie Chip dla (). W tym miejscu wskazać jednak trzeba, iż w praktyce Wnioskodawca zajmuje się programowaniem w językach opisu sprzętu HDL takich jak , , itd. bloków składowych układów scalonych na różnych poziomach abstrakcji. Skrypty są pisane przykładowo z użyciem , , oraz , który jest językiem firmy dostarczającej specjalistyczne programy EDA wspomagające tworzenie układów scalonych.